与此同时，6月初被美国总统拜登亚洲行接见后，紧接着，韩国三星电子副会长李在镕又马不停蹄奔赴欧洲，有报道指三星电子在阿斯麦获得了十多台EUV光刻机，并于本周起大规模生产3nm芯片，而2nm将于2025年量产。

“到了未来的技术节点，间距微缩将减缓，硅晶体管似乎只能安全地微缩至2nm，而在那之后，我们可能就会开始使用石墨烯。”芯片制造的核心软件EDA巨头新思科技（Synopsys）研究专家Victor Moroz的这句话道出了2nm技术的重要性：2nm是硅芯片的最后一战。

自此之后，“摩尔定律”一直驱动着集成电路和芯片产业的飞速发展。过去的50年中，芯片里的晶体管密度和芯片的性能，都呈现了指数级的增长，而使用晶体管进行计算的成本和功耗也呈现了指数级的下降。可以说，“摩尔定律”是驱动芯片半导体产业，甚至整个社会在这半个世纪里飞速前进的根本动力。

但随着芯片制程进入到5nm、3nm，很多工艺结构的设计已经开始接近于原子层面，对设计的精度、良率都有很高的要求，也使得技术的突破变得愈加困难。因此，如今的芯片微缩，则更加依赖光刻机技术以及新的架构设计的演进方法。

当前，全球具备5nm及以下制程芯片制造实力的晶圆制造企业，只有台积电和三星电子两家。而他们却正在展开一场投资超600亿美元、以纳米乃至原子厚度为目标的先进制程竞赛。

相比台积电，三星更胜一筹，决定在本周开始量产的3nm上，使用GAAFET结构，比台积电提前三年。而且，三星和IBM还分别推出了纳米片MBCFET、垂直晶体管VTFET两种结构，后者提供2倍的FinFET性能，功耗减少85%。不过MBCFET和VTFET目前没有量产迹象。

光刻机被誉为“皇冠上的明珠”，其利用特殊的光源和玻璃，将晶体管和设计好的电路图投射到硅芯片，来绘制芯片电路，其大小相当于一辆公交车，一家先进芯片工厂通常需要9~18台这样的设备。

随着芯片越来越精密，更高数值的孔径意味着更小的光线入射角度，也意味着能够用来制造尺寸更小、速度更快的芯片。如今，三星、台积电都希望通过获得下一代EUV光刻机，从而在未来2nm技术竞争上占据优势。

据ASML公布的数据，新的EXE:5000系列high-NA EUV光刻机，镜头数值孔径从0.33NA变为0.55NA，孔径大小增加了67%，有望实现8nm的分辨率。预计这种设备非常复杂、非常大且价格昂贵——每台的成本将超过4亿美元。

其中，材料方面，二维材料是目前半导体行业所关注的重点。台积电此前曾提到，台积电正在研究包括二硫化钨（WuS2）和碳纳米管等二维材料。相比于当前的硅材料，二维材料能够更有效地移动电子，并让芯片实现更节能的计算，更适用于2nm及之后的先进制程。

如今，台积电、三星两家公司都争夺光刻机，选择非常激进的技术路线制造2nm。但三星的良率、功耗技术上一直是个大问题，尤其曾出现推迟发布的情况，2nm也可能虎头蛇尾。

正如刚上任的深圳昇维旭技术首席战略官、前紫光集团高级副总裁坂本幸雄所说，在计算逻辑芯片领域，相比台积电2nm，如今14nm是七、八年前的技术。如果缺乏在三、四年后追上台积电的雄心，中国大陆半导体产业差距会不断扩大。